一種用FPGA實現(xiàn)BCH(31,21)編/解碼的方法

全部作者： 徐宏緯 第1作者單位： 北京郵電大學電信工程學院 論文摘要： 本文簡要介紹了2元BCH碼的1般原理并分析了2元BCH碼的編碼和解碼的理論基礎和串/并行編碼方法及代數(shù)譯碼、非代數(shù)譯碼的概念，分析了2元BCH碼的檢錯和糾錯能力，主要給出了1種用FPGA實現(xiàn)2元BCH(31,21)碼的并行編碼與伴隨式譯碼的解決方案，還給出了用這種方法實現(xiàn)的編解碼器的部分仿真結果。 關鍵詞： EDA；FPGA；BCH碼；伴隨式；1致校驗矩陣 (瀏覽全文) 發(fā)表日期： 2007年03月22日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【一種用FPGA實現(xiàn)BCH(31,21)編/解碼的方法】相關文章：

用匯編語言實現(xiàn)BCH解碼校驗算法08-07

ADPCM語音編解碼電路設計及FPGA實現(xiàn)07-12

利用Verilog HDL實現(xiàn)基于FPGA的分頻方法09-02

用FPGA實現(xiàn)異步串口與同步串口的轉換08-27

WCDMA主同步的FPGA實現(xiàn)06-15

用單片機實現(xiàn)SRAM工藝FPGA的加密應用09-03

用XC9572實現(xiàn)HDB3編解碼設計09-13

自適應算術編碼的FPGA實現(xiàn)07-07

基于FPGA的HDLC通信模塊的實現(xiàn)05-14

一種Flyback軟開關實現(xiàn)方法10-25